Recevez chaque jour toute l'actualité du numérique

x

IBM et Samsung ont créé une technologie de transistor superposable qui double les performances

La miniaturisation des transistors commençant à atteindre ses limites, IBM et Samsung dévoilent leurs recherches sur des transistors superposables, une méthode de conception qui permettra jusqu'à 85% de gains d'efficacité énergétique ou deux fois plus de performances.
Twitter Facebook Linkedin Flipboard Email
×

IBM et Samsung ont créé une technologie de transistor superposable qui double les performances
Une galette de silicium utilisant la technologie VTFET, développée par IBM et Samsung. © IBM

Les chercheurs d'IBM et de Samsung sont parvenus à mettre au point une méthode de conception de semi-conducteurs verticalisée. Annoncée le 14 décembre, cette technologie, baptisée Vertical Transport Field Effect Transistors (VTFET), fonctionne en superposant des transistors les uns au-dessus des autres.

D'après les deux partenaires, cela permet une réduction de la consommation d'énergie allant jusqu'à 85% par rapport à la technologie FinFET utilisée actuellement. Les transistors pouvant être positionnés perpendiculairement à la surface de la puce, le flux de courant électrique peut circuler de haut en bas, ce qui augmente l'efficacité énergétique. De quoi permettre par exemple à une batterie de smartphone de rester chargée pendant une semaine.

Multiplier les performances par deux
Alternativement, cette nouvelle méthode de conception pourrait multiplier les performances par deux, contournant les limites de la loi de Moore (qui édicte que le nombre de transistors des circuits intégrés double tous les deux ans). Cette dernière est mise à mal car les fondeurs commencent à atteindre les limites de la miniaturisation et ne peuvent pas juste créer des puces de plus en plus grandes. IBM a récemment annoncé la première puce gravée en 2 nm.

La verticalisation des puces n'est pas nouvelle. Les FinFET (Fin Field-Effect Transistors), apparus commercialement il y a une dizaine d'années, sont déjà des "transistors 3D". Ils permettent une meilleure densité de courant (et des temps de calcul réduits) par rapport à la classique technologie CMOS (complementary metal-oxide-semiconductor), qui est strictement planaire. La superposition des transistors eux-mêmes va cependant encore plus loin et permettra des gains en performance très importants.

Intel n'est pas en reste
Intel, qui fut l'une des premières entreprises à tirer parti des transistors 3D dans ses produits (avec sa technologie "tri-gate"), n'est évidemment pas en reste. Elle exploite déjà commercialement une technologie de superposition de composants baptisée Foveros. Elle est notamment utilisée pour les puces Lakefield. Elle a aussi annoncé RibbonFET cet été, une évolution "gates all around" de sa technologie FinFET qui devrait rentrer en production d'ici 2024.

Enfin, ses chercheurs ont dévoilé le 11 décembre des travaux sur une technologie de superposition de transistors à proprement parler, qui ne verra pas le jour avant la fin de la décennie, mais qui permettrait de multiplier par dix la densité des connexions sur les puces et d'augmenter de 30 à 50% le nombre de transistors sur une surface donnée.

Réagir

* Les commentaires postés sur L’Usine Digitale font l’objet d’une modération par l’équipe éditoriale.